PAPI  5.3.0.0
 All Data Structures Files Functions Variables Typedefs Enumerations Enumerator Macros Groups Pages
power5_events_map.c
Go to the documentation of this file.
1 /****************************/
2 /* THIS IS OPEN SOURCE CODE */
3 /****************************/
4 
5 /*
6 * File: power5_events_map.c
7 * Author: Maynard Johnson
8 * maynardj@us.ibm.com
9 * Mods: <your name here>
10 * <your email address>
11 *
12 * This file MUST be kept synchronised with the events file.
13 *
14 */
15 #include "perfctr-ppc64.h"
16 
18  {"PM_0INST_CLB_CYC", -1}
19  ,
20  {"PM_1INST_CLB_CYC", -1}
21  ,
22  {"PM_1PLUS_PPC_CMPL", -1}
23  ,
24  {"PM_2INST_CLB_CYC", -1}
25  ,
26  {"PM_3INST_CLB_CYC", -1}
27  ,
28  {"PM_4INST_CLB_CYC", -1}
29  ,
30  {"PM_5INST_CLB_CYC", -1}
31  ,
32  {"PM_6INST_CLB_CYC", -1}
33  ,
34  {"PM_BRQ_FULL_CYC", -1}
35  ,
36  {"PM_BR_UNCOND", -1}
37  ,
38  {"PM_CLB_FULL_CYC", -1}
39  ,
40  {"PM_CR_MAP_FULL_CYC", -1}
41  ,
42  {"PM_CYC", -1}
43  ,
44  {"PM_DATA_FROM_L2", -1}
45  ,
46  {"PM_DATA_FROM_L25_SHR", -1}
47  ,
48  {"PM_DATA_FROM_L275_MOD", -1}
49  ,
50  {"PM_DATA_FROM_L3", -1}
51  ,
52  {"PM_DATA_FROM_L35_SHR", -1}
53  ,
54  {"PM_DATA_FROM_L375_MOD", -1}
55  ,
56  {"PM_DATA_FROM_RMEM", -1}
57  ,
58  {"PM_DATA_TABLEWALK_CYC", -1}
59  ,
60  {"PM_DSLB_MISS", -1}
61  ,
62  {"PM_DTLB_MISS", -1}
63  ,
64  {"PM_DTLB_MISS_16M", -1}
65  ,
66  {"PM_DTLB_MISS_4K", -1}
67  ,
68  {"PM_DTLB_REF_16M", -1}
69  ,
70  {"PM_DTLB_REF_4K", -1}
71  ,
72  {"PM_FAB_CMD_ISSUED", -1}
73  ,
74  {"PM_FAB_DCLAIM_ISSUED", -1}
75  ,
76  {"PM_FAB_HOLDtoNN_EMPTY", -1}
77  ,
78  {"PM_FAB_HOLDtoVN_EMPTY", -1}
79  ,
80  {"PM_FAB_M1toP1_SIDECAR_EMPTY", -1}
81  ,
82  {"PM_FAB_P1toM1_SIDECAR_EMPTY", -1}
83  ,
84  {"PM_FAB_PNtoNN_DIRECT", -1}
85  ,
86  {"PM_FAB_PNtoVN_DIRECT", -1}
87  ,
88  {"PM_FPR_MAP_FULL_CYC", -1}
89  ,
90  {"PM_FPU0_1FLOP", -1}
91  ,
92  {"PM_FPU0_DENORM", -1}
93  ,
94  {"PM_FPU0_FDIV", -1}
95  ,
96  {"PM_FPU0_FMA", -1}
97  ,
98  {"PM_FPU0_FSQRT", -1}
99  ,
100  {"PM_FPU0_FULL_CYC", -1}
101  ,
102  {"PM_FPU0_SINGLE", -1}
103  ,
104  {"PM_FPU0_STALL3", -1}
105  ,
106  {"PM_FPU0_STF", -1}
107  ,
108  {"PM_FPU1_1FLOP", -1}
109  ,
110  {"PM_FPU1_DENORM", -1}
111  ,
112  {"PM_FPU1_FDIV", -1}
113  ,
114  {"PM_FPU1_FMA", -1}
115  ,
116  {"PM_FPU1_FSQRT", -1}
117  ,
118  {"PM_FPU1_FULL_CYC", -1}
119  ,
120  {"PM_FPU1_SINGLE", -1}
121  ,
122  {"PM_FPU1_STALL3", -1}
123  ,
124  {"PM_FPU1_STF", -1}
125  ,
126  {"PM_FPU_DENORM", -1}
127  ,
128  {"PM_FPU_FDIV", -1}
129  ,
130  {"PM_FPU_1FLOP", -1}
131  ,
132  {"PM_FPU_FULL_CYC", -1}
133  ,
134  {"PM_FPU_SINGLE", -1}
135  ,
136  {"PM_FXU_IDLE", -1}
137  ,
138  {"PM_GCT_NOSLOT_CYC", -1}
139  ,
140  {"PM_GCT_FULL_CYC", -1}
141  ,
142  {"PM_GCT_USAGE_00to59_CYC", -1}
143  ,
144  {"PM_GRP_BR_REDIR", -1}
145  ,
146  {"PM_GRP_BR_REDIR_NONSPEC", -1}
147  ,
148  {"PM_GRP_DISP_REJECT", -1}
149  ,
150  {"PM_GRP_DISP_VALID", -1}
151  ,
152  {"PM_GRP_IC_MISS", -1}
153  ,
154  {"PM_GRP_IC_MISS_BR_REDIR_NONSPEC", -1}
155  ,
156  {"PM_GRP_IC_MISS_NONSPEC", -1}
157  ,
158  {"PM_GRP_MRK", -1}
159  ,
160  {"PM_IC_PREF_REQ", -1}
161  ,
162  {"PM_IERAT_XLATE_WR", -1}
163  ,
164  {"PM_INST_CMPL", -1}
165  ,
166  {"PM_INST_DISP", -1}
167  ,
168  {"PM_INST_FETCH_CYC", -1}
169  ,
170  {"PM_INST_FROM_L2", -1}
171  ,
172  {"PM_INST_FROM_L25_SHR", -1}
173  ,
174  {"PM_INST_FROM_L3", -1}
175  ,
176  {"PM_INST_FROM_L35_SHR", -1}
177  ,
178  {"PM_ISLB_MISS", -1}
179  ,
180  {"PM_ITLB_MISS", -1}
181  ,
182  {"PM_L2SA_MOD_TAG", -1}
183  ,
184  {"PM_L2SA_RCLD_DISP", -1}
185  ,
186  {"PM_L2SA_RCLD_DISP_FAIL_RC_FULL", -1}
187  ,
188  {"PM_L2SA_RCST_DISP", -1}
189  ,
190  {"PM_L2SA_RCST_DISP_FAIL_RC_FULL", -1}
191  ,
192  {"PM_L2SA_RC_DISP_FAIL_CO_BUSY", -1}
193  ,
194  {"PM_L2SA_SHR_MOD", -1}
195  ,
196  {"PM_L2SA_ST_REQ", -1}
197  ,
198  {"PM_L2SB_MOD_TAG", -1}
199  ,
200  {"PM_L2SB_RCLD_DISP", -1}
201  ,
202  {"PM_L2SB_RCLD_DISP_FAIL_RC_FULL", -1}
203  ,
204  {"PM_L2SB_RCST_DISP", -1}
205  ,
206  {"PM_L2SB_RCST_DISP_FAIL_RC_FULL", -1}
207  ,
208  {"PM_L2SB_RC_DISP_FAIL_CO_BUSY", -1}
209  ,
210  {"PM_L2SB_SHR_MOD", -1}
211  ,
212  {"PM_L2SB_ST_REQ", -1}
213  ,
214  {"PM_L2SC_MOD_TAG", -1}
215  ,
216  {"PM_L2SC_RCLD_DISP", -1}
217  ,
218  {"PM_L2SC_RCLD_DISP_FAIL_RC_FULL", -1}
219  ,
220  {"PM_L2SC_RCST_DISP", -1}
221  ,
222  {"PM_L2SC_RCST_DISP_FAIL_RC_FULL", -1}
223  ,
224  {"PM_L2SC_RC_DISP_FAIL_CO_BUSY", -1}
225  ,
226  {"PM_L2SC_SHR_MOD", -1}
227  ,
228  {"PM_L2SC_ST_REQ", -1}
229  ,
230  {"PM_L3SA_ALL_BUSY", -1}
231  ,
232  {"PM_L3SA_MOD_TAG", -1}
233  ,
234  {"PM_L3SA_REF", -1}
235  ,
236  {"PM_L3SB_ALL_BUSY", -1}
237  ,
238  {"PM_L3SB_MOD_TAG", -1}
239  ,
240  {"PM_L3SB_REF", -1}
241  ,
242  {"PM_L3SC_ALL_BUSY", -1}
243  ,
244  {"PM_L3SC_MOD_TAG", -1}
245  ,
246  {"PM_L3SC_REF", -1}
247  ,
248  {"PM_LARX_LSU0", -1}
249  ,
250  {"PM_LR_CTR_MAP_FULL_CYC", -1}
251  ,
252  {"PM_LSU0_BUSY_REJECT", -1}
253  ,
254  {"PM_LSU0_DERAT_MISS", -1}
255  ,
256  {"PM_LSU0_FLUSH_LRQ", -1}
257  ,
258  {"PM_LSU0_FLUSH_SRQ", -1}
259  ,
260  {"PM_LSU0_FLUSH_ULD", -1}
261  ,
262  {"PM_LSU0_FLUSH_UST", -1}
263  ,
264  {"PM_LSU0_REJECT_ERAT_MISS", -1}
265  ,
266  {"PM_LSU0_REJECT_LMQ_FULL", -1}
267  ,
268  {"PM_LSU0_REJECT_RELOAD_CDF", -1}
269  ,
270  {"PM_LSU0_REJECT_SRQ_LHS", -1}
271  ,
272  {"PM_LSU0_SRQ_STFWD", -1}
273  ,
274  {"PM_LSU1_BUSY_REJECT", -1}
275  ,
276  {"PM_LSU1_DERAT_MISS", -1}
277  ,
278  {"PM_LSU1_FLUSH_LRQ", -1}
279  ,
280  {"PM_LSU1_FLUSH_SRQ", -1}
281  ,
282  {"PM_LSU1_FLUSH_ULD", -1}
283  ,
284  {"PM_LSU1_FLUSH_UST", -1}
285  ,
286  {"PM_LSU1_REJECT_ERAT_MISS", -1}
287  ,
288  {"PM_LSU1_REJECT_LMQ_FULL", -1}
289  ,
290  {"PM_LSU1_REJECT_RELOAD_CDF", -1}
291  ,
292  {"PM_LSU1_REJECT_SRQ_LHS", -1}
293  ,
294  {"PM_LSU1_SRQ_STFWD", -1}
295  ,
296  {"PM_LSU_BUSY_REJECT", -1}
297  ,
298  {"PM_LSU_FLUSH_LRQ_FULL", -1}
299  ,
300  {"PM_LSU_FLUSH_SRQ", -1}
301  ,
302  {"PM_LSU_FLUSH_ULD", -1}
303  ,
304  {"PM_LSU_LRQ_S0_ALLOC", -1}
305  ,
306  {"PM_LSU_LRQ_S0_VALID", -1}
307  ,
308  {"PM_LSU_REJECT_ERAT_MISS", -1}
309  ,
310  {"PM_LSU_REJECT_SRQ_LHS", -1}
311  ,
312  {"PM_LSU_SRQ_S0_ALLOC", -1}
313  ,
314  {"PM_LSU_SRQ_S0_VALID", -1}
315  ,
316  {"PM_LSU_SRQ_STFWD", -1}
317  ,
318  {"PM_MEM_FAST_PATH_RD_CMPL", -1}
319  ,
320  {"PM_MEM_HI_PRIO_PW_CMPL", -1}
321  ,
322  {"PM_MEM_HI_PRIO_WR_CMPL", -1}
323  ,
324  {"PM_MEM_PWQ_DISP", -1}
325  ,
326  {"PM_MEM_PWQ_DISP_BUSY2or3", -1}
327  ,
328  {"PM_MEM_READ_CMPL", -1}
329  ,
330  {"PM_MEM_RQ_DISP", -1}
331  ,
332  {"PM_MEM_RQ_DISP_BUSY8to15", -1}
333  ,
334  {"PM_MEM_WQ_DISP_BUSY1to7", -1}
335  ,
336  {"PM_MEM_WQ_DISP_WRITE", -1}
337  ,
338  {"PM_MRK_DATA_FROM_L2", -1}
339  ,
340  {"PM_MRK_DATA_FROM_L25_SHR", -1}
341  ,
342  {"PM_MRK_DATA_FROM_L275_MOD", -1}
343  ,
344  {"PM_MRK_DATA_FROM_L3", -1}
345  ,
346  {"PM_MRK_DATA_FROM_L35_SHR", -1}
347  ,
348  {"PM_MRK_DATA_FROM_L375_MOD", -1}
349  ,
350  {"PM_MRK_DATA_FROM_RMEM", -1}
351  ,
352  {"PM_MRK_DTLB_MISS_16M", -1}
353  ,
354  {"PM_MRK_DTLB_MISS_4K", -1}
355  ,
356  {"PM_MRK_DTLB_REF_16M", -1}
357  ,
358  {"PM_MRK_DTLB_REF_4K", -1}
359  ,
360  {"PM_MRK_GRP_DISP", -1}
361  ,
362  {"PM_MRK_GRP_ISSUED", -1}
363  ,
364  {"PM_MRK_IMR_RELOAD", -1}
365  ,
366  {"PM_MRK_LD_MISS_L1", -1}
367  ,
368  {"PM_MRK_LD_MISS_L1_LSU0", -1}
369  ,
370  {"PM_MRK_LD_MISS_L1_LSU1", -1}
371  ,
372  {"PM_MRK_STCX_FAIL", -1}
373  ,
374  {"PM_MRK_ST_CMPL", -1}
375  ,
376  {"PM_MRK_ST_MISS_L1", -1}
377  ,
378  {"PM_PMC4_OVERFLOW", -1}
379  ,
380  {"PM_PMC5_OVERFLOW", -1}
381  ,
382  {"PM_PTEG_FROM_L2", -1}
383  ,
384  {"PM_PTEG_FROM_L25_SHR", -1}
385  ,
386  {"PM_PTEG_FROM_L275_MOD", -1}
387  ,
388  {"PM_PTEG_FROM_L3", -1}
389  ,
390  {"PM_PTEG_FROM_L35_SHR", -1}
391  ,
392  {"PM_PTEG_FROM_L375_MOD", -1}
393  ,
394  {"PM_PTEG_FROM_RMEM", -1}
395  ,
396  {"PM_RUN_CYC", -1}
397  ,
398  {"PM_SNOOP_DCLAIM_RETRY_QFULL", -1}
399  ,
400  {"PM_SNOOP_PW_RETRY_RQ", -1}
401  ,
402  {"PM_SNOOP_RD_RETRY_QFULL", -1}
403  ,
404  {"PM_SNOOP_RD_RETRY_RQ", -1}
405  ,
406  {"PM_SNOOP_RETRY_1AHEAD", -1}
407  ,
408  {"PM_SNOOP_TLBIE", -1}
409  ,
410  {"PM_SNOOP_WR_RETRY_RQ", -1}
411  ,
412  {"PM_STCX_FAIL", -1}
413  ,
414  {"PM_STCX_PASS", -1}
415  ,
416  {"PM_SUSPENDED", -1}
417  ,
418  {"PM_TB_BIT_TRANS", -1}
419  ,
420  {"PM_THRD_ONE_RUN_CYC", -1}
421  ,
422  {"PM_THRD_PRIO_1_CYC", -1}
423  ,
424  {"PM_THRD_PRIO_2_CYC", -1}
425  ,
426  {"PM_THRD_PRIO_3_CYC", -1}
427  ,
428  {"PM_THRD_PRIO_4_CYC", -1}
429  ,
430  {"PM_THRD_PRIO_5_CYC", -1}
431  ,
432  {"PM_THRD_PRIO_6_CYC", -1}
433  ,
434  {"PM_THRD_PRIO_7_CYC", -1}
435  ,
436  {"PM_TLB_MISS", -1}
437  ,
438  {"PM_XER_MAP_FULL_CYC", -1}
439  ,
440  {"PM_INST_FROM_L2MISS", -1}
441  ,
442  {"PM_BR_PRED_TA", -1}
443  ,
444  {"PM_CMPLU_STALL_DCACHE_MISS", -1}
445  ,
446  {"PM_CMPLU_STALL_FDIV", -1}
447  ,
448  {"PM_CMPLU_STALL_FXU", -1}
449  ,
450  {"PM_CMPLU_STALL_LSU", -1}
451  ,
452  {"PM_DATA_FROM_L25_MOD", -1}
453  ,
454  {"PM_DATA_FROM_L35_MOD", -1}
455  ,
456  {"PM_DATA_FROM_LMEM", -1}
457  ,
458  {"PM_FPU_FSQRT", -1}
459  ,
460  {"PM_FPU_FMA", -1}
461  ,
462  {"PM_FPU_STALL3", -1}
463  ,
464  {"PM_FPU_STF", -1}
465  ,
466  {"PM_FXU_BUSY", -1}
467  ,
468  {"PM_FXU_FIN", -1}
469  ,
470  {"PM_GCT_NOSLOT_IC_MISS", -1}
471  ,
472  {"PM_GCT_USAGE_60to79_CYC", -1}
473  ,
474  {"PM_GRP_DISP", -1}
475  ,
476  {"PM_HV_CYC", -1}
477  ,
478  {"PM_INST_FROM_L1", -1}
479  ,
480  {"PM_INST_FROM_L25_MOD", -1}
481  ,
482  {"PM_INST_FROM_L35_MOD", -1}
483  ,
484  {"PM_INST_FROM_LMEM", -1}
485  ,
486  {"PM_LSU_DERAT_MISS", -1}
487  ,
488  {"PM_LSU_FLUSH_LRQ", -1}
489  ,
490  {"PM_LSU_FLUSH_UST", -1}
491  ,
492  {"PM_LSU_LMQ_SRQ_EMPTY_CYC", -1}
493  ,
494  {"PM_LSU_REJECT_LMQ_FULL", -1}
495  ,
496  {"PM_LSU_REJECT_RELOAD_CDF", -1}
497  ,
498  {"PM_MRK_BRU_FIN", -1}
499  ,
500  {"PM_MRK_DATA_FROM_L25_MOD", -1}
501  ,
502  {"PM_MRK_DATA_FROM_L25_SHR_CYC", -1}
503  ,
504  {"PM_MRK_DATA_FROM_L275_SHR_CYC", -1}
505  ,
506  {"PM_MRK_DATA_FROM_L2_CYC", -1}
507  ,
508  {"PM_MRK_DATA_FROM_L35_MOD", -1}
509  ,
510  {"PM_MRK_DATA_FROM_L35_SHR_CYC", -1}
511  ,
512  {"PM_MRK_DATA_FROM_L375_SHR_CYC", -1}
513  ,
514  {"PM_MRK_DATA_FROM_L3_CYC", -1}
515  ,
516  {"PM_MRK_DATA_FROM_LMEM", -1}
517  ,
518  {"PM_MRK_GRP_BR_REDIR", -1}
519  ,
520  {"PM_MRK_ST_GPS", -1}
521  ,
522  {"PM_PMC1_OVERFLOW", -1}
523  ,
524  {"PM_PTEG_FROM_L25_MOD", -1}
525  ,
526  {"PM_PTEG_FROM_L35_MOD", -1}
527  ,
528  {"PM_PTEG_FROM_LMEM", -1}
529  ,
530  {"PM_SLB_MISS", -1}
531  ,
532  {"PM_GCT_EMPTY_CYC", -1}
533  ,
534  {"PM_THRD_GRP_CMPL_BOTH_CYC", -1}
535  ,
536  {"PM_BR_ISSUED", -1}
537  ,
538  {"PM_BR_MPRED_CR", -1}
539  ,
540  {"PM_BR_MPRED_TA", -1}
541  ,
542  {"PM_BR_PRED_CR", -1}
543  ,
544  {"PM_CRQ_FULL_CYC", -1}
545  ,
546  {"PM_DATA_FROM_L275_SHR", -1}
547  ,
548  {"PM_DATA_FROM_L375_SHR", -1}
549  ,
550  {"PM_DC_INV_L2", -1}
551  ,
552  {"PM_DC_PREF_DST", -1}
553  ,
554  {"PM_DC_PREF_STREAM_ALLOC", -1}
555  ,
556  {"PM_EE_OFF", -1}
557  ,
558  {"PM_EE_OFF_EXT_INT", -1}
559  ,
560  {"PM_FAB_CMD_RETRIED", -1}
561  ,
562  {"PM_FAB_DCLAIM_RETRIED", -1}
563  ,
564  {"PM_FAB_M1toVNorNN_SIDECAR_EMPTY", -1}
565  ,
566  {"PM_FAB_P1toVNorNN_SIDECAR_EMPTY", -1}
567  ,
568  {"PM_FAB_PNtoNN_SIDECAR", -1}
569  ,
570  {"PM_FAB_PNtoVN_SIDECAR", -1}
571  ,
572  {"PM_FAB_VBYPASS_EMPTY", -1}
573  ,
574  {"PM_FLUSH_BR_MPRED", -1}
575  ,
576  {"PM_FLUSH_IMBAL", -1}
577  ,
578  {"PM_FLUSH", -1}
579  ,
580  {"PM_FLUSH_SB", -1}
581  ,
582  {"PM_FLUSH_SYNC", -1}
583  ,
584  {"PM_FPU0_FEST", -1}
585  ,
586  {"PM_FPU0_FIN", -1}
587  ,
588  {"PM_FPU0_FMOV_FEST", -1}
589  ,
590  {"PM_FPU0_FPSCR", -1}
591  ,
592  {"PM_FPU0_FRSP_FCONV", -1}
593  ,
594  {"PM_FPU1_FEST", -1}
595  ,
596  {"PM_FPU1_FIN", -1}
597  ,
598  {"PM_FPU1_FMOV_FEST", -1}
599  ,
600  {"PM_FPU1_FRSP_FCONV", -1}
601  ,
602  {"PM_FPU_FMOV_FEST", -1}
603  ,
604  {"PM_FPU_FRSP_FCONV", -1}
605  ,
606  {"PM_FXLS0_FULL_CYC", -1}
607  ,
608  {"PM_FXLS1_FULL_CYC", -1}
609  ,
610  {"PM_FXU0_BUSY_FXU1_IDLE", -1}
611  ,
612  {"PM_FXU0_FIN", -1}
613  ,
614  {"PM_FXU1_FIN", -1}
615  ,
616  {"PM_GCT_NOSLOT_SRQ_FULL", -1}
617  ,
618  {"PM_GCT_USAGE_80to99_CYC", -1}
619  ,
620  {"PM_GPR_MAP_FULL_CYC", -1}
621  ,
622  {"PM_GRP_CMPL", -1}
623  ,
624  {"PM_GRP_DISP_BLK_SB_CYC", -1}
625  ,
626  {"PM_GRP_DISP_SUCCESS", -1}
627  ,
628  {"PM_IC_DEMAND_L2_BHT_REDIRECT", -1}
629  ,
630  {"PM_IC_DEMAND_L2_BR_REDIRECT", -1}
631  ,
632  {"PM_IC_PREF_INSTALL", -1}
633  ,
634  {"PM_INST_FROM_L275_SHR", -1}
635  ,
636  {"PM_INST_FROM_L375_SHR", -1}
637  ,
638  {"PM_INST_FROM_PREF", -1}
639  ,
640  {"PM_L1_DCACHE_RELOAD_VALID", -1}
641  ,
642  {"PM_L1_PREF", -1}
643  ,
644  {"PM_L1_WRITE_CYC", -1}
645  ,
646  {"PM_L2SA_MOD_INV", -1}
647  ,
648  {"PM_L2SA_RCLD_DISP_FAIL_ADDR", -1}
649  ,
650  {"PM_L2SA_RCLD_DISP_FAIL_OTHER", -1}
651  ,
652  {"PM_L2SA_RCST_DISP_FAIL_ADDR", -1}
653  ,
654  {"PM_L2SA_RCST_DISP_FAIL_OTHER", -1}
655  ,
656  {"PM_L2SA_RC_DISP_FAIL_CO_BUSY_ALL", -1}
657  ,
658  {"PM_L2SA_SHR_INV", -1}
659  ,
660  {"PM_L2SA_ST_HIT", -1}
661  ,
662  {"PM_L2SB_MOD_INV", -1}
663  ,
664  {"PM_L2SB_RCLD_DISP_FAIL_ADDR", -1}
665  ,
666  {"PM_L2SB_RCLD_DISP_FAIL_OTHER", -1}
667  ,
668  {"PM_L2SB_RCST_DISP_FAIL_ADDR", -1}
669  ,
670  {"PM_L2SB_RCST_DISP_FAIL_OTHER", -1}
671  ,
672  {"PM_L2SB_RC_DISP_FAIL_CO_BUSY_ALL", -1}
673  ,
674  {"PM_L2SB_SHR_INV", -1}
675  ,
676  {"PM_L2SB_ST_HIT", -1}
677  ,
678  {"PM_L2SC_MOD_INV", -1}
679  ,
680  {"PM_L2SC_RCLD_DISP_FAIL_ADDR", -1}
681  ,
682  {"PM_L2SC_RCLD_DISP_FAIL_OTHER", -1}
683  ,
684  {"PM_L2SC_RCST_DISP_FAIL_ADDR", -1}
685  ,
686  {"PM_L2SC_RCST_DISP_FAIL_OTHER", -1}
687  ,
688  {"PM_L2SC_RC_DISP_FAIL_CO_BUSY_ALL", -1}
689  ,
690  {"PM_L2SC_SHR_INV", -1}
691  ,
692  {"PM_L2SC_ST_HIT", -1}
693  ,
694  {"PM_L2_PREF", -1}
695  ,
696  {"PM_L3SA_HIT", -1}
697  ,
698  {"PM_L3SA_MOD_INV", -1}
699  ,
700  {"PM_L3SA_SHR_INV", -1}
701  ,
702  {"PM_L3SA_SNOOP_RETRY", -1}
703  ,
704  {"PM_L3SB_HIT", -1}
705  ,
706  {"PM_L3SB_MOD_INV", -1}
707  ,
708  {"PM_L3SB_SHR_INV", -1}
709  ,
710  {"PM_L3SB_SNOOP_RETRY", -1}
711  ,
712  {"PM_L3SC_HIT", -1}
713  ,
714  {"PM_L3SC_MOD_INV", -1}
715  ,
716  {"PM_L3SC_SHR_INV", -1}
717  ,
718  {"PM_L3SC_SNOOP_RETRY", -1}
719  ,
720  {"PM_LD_MISS_L1", -1}
721  ,
722  {"PM_LD_MISS_L1_LSU0", -1}
723  ,
724  {"PM_LD_MISS_L1_LSU1", -1}
725  ,
726  {"PM_LD_REF_L1_LSU0", -1}
727  ,
728  {"PM_LD_REF_L1_LSU1", -1}
729  ,
730  {"PM_LSU0_LDF", -1}
731  ,
732  {"PM_LSU0_NCLD", -1}
733  ,
734  {"PM_LSU1_LDF", -1}
735  ,
736  {"PM_LSU1_NCLD", -1}
737  ,
738  {"PM_LSU_FLUSH", -1}
739  ,
740  {"PM_LSU_FLUSH_SRQ_FULL", -1}
741  ,
742  {"PM_LSU_LMQ_FULL_CYC", -1}
743  ,
744  {"PM_LSU_LMQ_LHR_MERGE", -1}
745  ,
746  {"PM_LSU_LMQ_S0_ALLOC", -1}
747  ,
748  {"PM_LSU_LMQ_S0_VALID", -1}
749  ,
750  {"PM_LSU_LRQ_FULL_CYC", -1}
751  ,
752  {"PM_DC_PREF_STREAM_ALLOC_BLK", -1}
753  ,
754  {"PM_LSU_SRQ_FULL_CYC", -1}
755  ,
756  {"PM_LSU_SRQ_SYNC_CYC", -1}
757  ,
758  {"PM_LWSYNC_HELD", -1}
759  ,
760  {"PM_MEM_LO_PRIO_PW_CMPL", -1}
761  ,
762  {"PM_MEM_LO_PRIO_WR_CMPL", -1}
763  ,
764  {"PM_MEM_PW_CMPL", -1}
765  ,
766  {"PM_MEM_PW_GATH", -1}
767  ,
768  {"PM_MEM_RQ_DISP_BUSY1to7", -1}
769  ,
770  {"PM_MEM_SPEC_RD_CANCEL", -1}
771  ,
772  {"PM_MEM_WQ_DISP_BUSY8to15", -1}
773  ,
774  {"PM_MEM_WQ_DISP_DCLAIM", -1}
775  ,
776  {"PM_MRK_DATA_FROM_L275_SHR", -1}
777  ,
778  {"PM_MRK_DATA_FROM_L375_SHR", -1}
779  ,
780  {"PM_MRK_DSLB_MISS", -1}
781  ,
782  {"PM_MRK_DTLB_MISS", -1}
783  ,
784  {"PM_MRK_FPU_FIN", -1}
785  ,
786  {"PM_MRK_INST_FIN", -1}
787  ,
788  {"PM_MRK_L1_RELOAD_VALID", -1}
789  ,
790  {"PM_MRK_LSU0_FLUSH_LRQ", -1}
791  ,
792  {"PM_MRK_LSU0_FLUSH_SRQ", -1}
793  ,
794  {"PM_MRK_LSU0_FLUSH_UST", -1}
795  ,
796  {"PM_MRK_LSU0_FLUSH_ULD", -1}
797  ,
798  {"PM_MRK_LSU1_FLUSH_LRQ", -1}
799  ,
800  {"PM_MRK_LSU1_FLUSH_SRQ", -1}
801  ,
802  {"PM_MRK_LSU1_FLUSH_ULD", -1}
803  ,
804  {"PM_MRK_LSU1_FLUSH_UST", -1}
805  ,
806  {"PM_MRK_LSU_FLUSH_LRQ", -1}
807  ,
808  {"PM_MRK_LSU_FLUSH_UST", -1}
809  ,
810  {"PM_MRK_LSU_SRQ_INST_VALID", -1}
811  ,
812  {"PM_MRK_ST_CMPL_INT", -1}
813  ,
814  {"PM_PMC2_OVERFLOW", -1}
815  ,
816  {"PM_PMC6_OVERFLOW", -1}
817  ,
818  {"PM_PTEG_FROM_L275_SHR", -1}
819  ,
820  {"PM_PTEG_FROM_L375_SHR", -1}
821  ,
822  {"PM_SNOOP_PARTIAL_RTRY_QFULL", -1}
823  ,
824  {"PM_SNOOP_PW_RETRY_WQ_PWQ", -1}
825  ,
826  {"PM_SNOOP_RD_RETRY_WQ", -1}
827  ,
828  {"PM_SNOOP_WR_RETRY_QFULL", -1}
829  ,
830  {"PM_SNOOP_WR_RETRY_WQ", -1}
831  ,
832  {"PM_STOP_COMPLETION", -1}
833  ,
834  {"PM_ST_MISS_L1", -1}
835  ,
836  {"PM_ST_REF_L1", -1}
837  ,
838  {"PM_ST_REF_L1_LSU0", -1}
839  ,
840  {"PM_ST_REF_L1_LSU1", -1}
841  ,
842  {"PM_CLB_EMPTY_CYC", -1}
843  ,
844  {"PM_THRD_L2MISS_BOTH_CYC", -1}
845  ,
846  {"PM_THRD_PRIO_DIFF_0_CYC", -1}
847  ,
848  {"PM_THRD_PRIO_DIFF_1or2_CYC", -1}
849  ,
850  {"PM_THRD_PRIO_DIFF_3or4_CYC", -1}
851  ,
852  {"PM_THRD_PRIO_DIFF_5or6_CYC", -1}
853  ,
854  {"PM_THRD_PRIO_DIFF_minus1or2_CYC", -1}
855  ,
856  {"PM_THRD_PRIO_DIFF_minus3or4_CYC", -1}
857  ,
858  {"PM_THRD_PRIO_DIFF_minus5or6_CYC", -1}
859  ,
860  {"PM_THRD_SEL_OVER_CLB_EMPTY", -1}
861  ,
862  {"PM_THRD_SEL_OVER_GCT_IMBAL", -1}
863  ,
864  {"PM_THRD_SEL_OVER_ISU_HOLD", -1}
865  ,
866  {"PM_THRD_SEL_OVER_L2MISS", -1}
867  ,
868  {"PM_THRD_SEL_T0", -1}
869  ,
870  {"PM_THRD_SEL_T1", -1}
871  ,
872  {"PM_THRD_SMT_HANG", -1}
873  ,
874  {"PM_THRESH_TIMEO", -1}
875  ,
876  {"PM_TLBIE_HELD", -1}
877  ,
878  {"PM_DATA_FROM_L2MISS", -1}
879  ,
880  {"PM_MRK_DATA_FROM_L2MISS", -1}
881  ,
882  {"PM_PTEG_FROM_L2MISS", -1}
883  ,
884  {"PM_0INST_FETCH", -1}
885  ,
886  {"PM_BR_PRED_CR_TA", -1}
887  ,
888  {"PM_CMPLU_STALL_DIV", -1}
889  ,
890  {"PM_CMPLU_STALL_ERAT_MISS", -1}
891  ,
892  {"PM_CMPLU_STALL_FPU", -1}
893  ,
894  {"PM_CMPLU_STALL_REJECT", -1}
895  ,
896  {"PM_EXT_INT", -1}
897  ,
898  {"PM_FPU_FEST", -1}
899  ,
900  {"PM_FPU_FIN", -1}
901  ,
902  {"PM_FXLS_FULL_CYC", -1}
903  ,
904  {"PM_FXU1_BUSY_FXU0_IDLE", -1}
905  ,
906  {"PM_GCT_NOSLOT_BR_MPRED", -1}
907  ,
908  {"PM_INST_FROM_L275_MOD", -1}
909  ,
910  {"PM_INST_FROM_L375_MOD", -1}
911  ,
912  {"PM_INST_FROM_RMEM", -1}
913  ,
914  {"PM_LD_REF_L1", -1}
915  ,
916  {"PM_LSU_LDF", -1}
917  ,
918  {"PM_LSU_SRQ_EMPTY_CYC", -1}
919  ,
920  {"PM_MRK_CRU_FIN", -1}
921  ,
922  {"PM_MRK_DATA_FROM_L25_MOD_CYC", -1}
923  ,
924  {"PM_MRK_DATA_FROM_L275_MOD_CYC", -1}
925  ,
926  {"PM_MRK_DATA_FROM_L35_MOD_CYC", -1}
927  ,
928  {"PM_MRK_DATA_FROM_L375_MOD_CYC", -1}
929  ,
930  {"PM_MRK_DATA_FROM_LMEM_CYC", -1}
931  ,
932  {"PM_MRK_DATA_FROM_RMEM_CYC", -1}
933  ,
934  {"PM_MRK_GRP_CMPL", -1}
935  ,
936  {"PM_MRK_GRP_IC_MISS", -1}
937  ,
938  {"PM_MRK_GRP_TIMEO", -1}
939  ,
940  {"PM_MRK_LSU_FIN", -1}
941  ,
942  {"PM_MRK_LSU_FLUSH_SRQ", -1}
943  ,
944  {"PM_MRK_LSU_FLUSH_ULD", -1}
945  ,
946  {"PM_PMC3_OVERFLOW", -1}
947  ,
948  {"PM_WORK_HELD", -1}
949 };
PPC64_native_map_t native_name_map[PAPI_MAX_NATIVE_EVENTS]
Definition: aix.c:46
#define MAX_NATNAME_MAP_INDEX