PAPI  5.3.2.0
 All Data Structures Files Functions Variables Typedefs Enumerations Enumerator Macros Groups Pages
ppc970_events_map.c
Go to the documentation of this file.
1 /****************************/
2 /* THIS IS OPEN SOURCE CODE */
3 /****************************/
4 
5 /*
6 * File: ppc970_events_map.c
7 * Author: Maynard Johnson
8 * maynardj@us.ibm.com
9 * Mods: <your name here>
10 * <your email address>
11 *
12 * This file MUST be kept synchronised with the events file.
13 *
14 */
15 #include "perfctr-ppc64.h"
16 
18  {"PM_BRQ_FULL_CYC", -1}
19  ,
20  {"PM_CR_MAP_FULL_CYC", -1}
21  ,
22  {"PM_CYC", -1}
23  ,
24  {"PM_DATA_FROM_L2", -1}
25  ,
26  {"PM_DATA_TABLEWALK_CYC", -1}
27  ,
28  {"PM_DSLB_MISS", -1}
29  ,
30  {"PM_DTLB_MISS", -1}
31  ,
32  {"PM_FPR_MAP_FULL_CYC", -1}
33  ,
34  {"PM_FPU0_ALL", -1}
35  ,
36  {"PM_FPU0_DENORM", -1}
37  ,
38  {"PM_FPU0_FDIV", -1}
39  ,
40  {"PM_FPU0_FMA", -1}
41  ,
42  {"PM_FPU0_FSQRT", -1}
43  ,
44  {"PM_FPU0_FULL_CYC", -1}
45  ,
46  {"PM_FPU0_SINGLE", -1}
47  ,
48  {"PM_FPU0_STALL3", -1}
49  ,
50  {"PM_FPU0_STF", -1}
51  ,
52  {"PM_FPU1_ALL", -1}
53  ,
54  {"PM_FPU1_DENORM", -1}
55  ,
56  {"PM_FPU1_FDIV", -1}
57  ,
58  {"PM_FPU1_FMA", -1}
59  ,
60  {"PM_FPU1_FSQRT", -1}
61  ,
62  {"PM_FPU1_FULL_CYC", -1}
63  ,
64  {"PM_FPU1_SINGLE", -1}
65  ,
66  {"PM_FPU1_STALL3", -1}
67  ,
68  {"PM_FPU1_STF", -1}
69  ,
70  {"PM_FPU_DENORM", -1}
71  ,
72  {"PM_FPU_FDIV", -1}
73  ,
74  {"PM_GCT_EMPTY_CYC", -1}
75  ,
76  {"PM_GCT_FULL_CYC", -1}
77  ,
78  {"PM_GRP_BR_MPRED", -1}
79  ,
80  {"PM_GRP_BR_REDIR", -1}
81  ,
82  {"PM_GRP_DISP_REJECT", -1}
83  ,
84  {"PM_GRP_DISP_VALID", -1}
85  ,
86  {"PM_IC_PREF_INSTALL", -1}
87  ,
88  {"PM_IC_PREF_REQ", -1}
89  ,
90  {"PM_IERAT_XLATE_WR", -1}
91  ,
92  {"PM_INST_CMPL", -1}
93  ,
94  {"PM_INST_DISP", -1}
95  ,
96  {"PM_INST_FROM_L1", -1}
97  ,
98  {"PM_INST_FROM_L2", -1}
99  ,
100  {"PM_ISLB_MISS", -1}
101  ,
102  {"PM_ITLB_MISS", -1}
103  ,
104  {"PM_LARX_LSU0", -1}
105  ,
106  {"PM_LR_CTR_MAP_FULL_CYC", -1}
107  ,
108  {"PM_LSU0_DERAT_MISS", -1}
109  ,
110  {"PM_LSU0_FLUSH_LRQ", -1}
111  ,
112  {"PM_LSU0_FLUSH_SRQ", -1}
113  ,
114  {"PM_LSU0_FLUSH_ULD", -1}
115  ,
116  {"PM_LSU0_FLUSH_UST", -1}
117  ,
118  {"PM_LSU0_REJECT_ERAT_MISS", -1}
119  ,
120  {"PM_LSU0_REJECT_LMQ_FULL", -1}
121  ,
122  {"PM_LSU0_REJECT_RELOAD_CDF", -1}
123  ,
124  {"PM_LSU0_REJECT_SRQ", -1}
125  ,
126  {"PM_LSU0_SRQ_STFWD", -1}
127  ,
128  {"PM_LSU1_DERAT_MISS", -1}
129  ,
130  {"PM_LSU1_FLUSH_LRQ", -1}
131  ,
132  {"PM_LSU1_FLUSH_SRQ", -1}
133  ,
134  {"PM_LSU1_FLUSH_ULD", -1}
135  ,
136  {"PM_LSU1_FLUSH_UST", -1}
137  ,
138  {"PM_LSU1_REJECT_ERAT_MISS", -1}
139  ,
140  {"PM_LSU1_REJECT_LMQ_FULL", -1}
141  ,
142  {"PM_LSU1_REJECT_RELOAD_CDF", -1}
143  ,
144  {"PM_LSU1_REJECT_SRQ", -1}
145  ,
146  {"PM_LSU1_SRQ_STFWD", -1}
147  ,
148  {"PM_LSU_FLUSH_ULD", -1}
149  ,
150  {"PM_LSU_LRQ_S0_ALLOC", -1}
151  ,
152  {"PM_LSU_LRQ_S0_VALID", -1}
153  ,
154  {"PM_LSU_REJECT_SRQ", -1}
155  ,
156  {"PM_LSU_SRQ_S0_ALLOC", -1}
157  ,
158  {"PM_LSU_SRQ_S0_VALID", -1}
159  ,
160  {"PM_LSU_SRQ_STFWD", -1}
161  ,
162  {"PM_MRK_DATA_FROM_L2", -1}
163  ,
164  {"PM_MRK_GRP_DISP", -1}
165  ,
166  {"PM_MRK_IMR_RELOAD", -1}
167  ,
168  {"PM_MRK_LD_MISS_L1", -1}
169  ,
170  {"PM_MRK_LD_MISS_L1_LSU0", -1}
171  ,
172  {"PM_MRK_LD_MISS_L1_LSU1", -1}
173  ,
174  {"PM_MRK_STCX_FAIL", -1}
175  ,
176  {"PM_MRK_ST_CMPL", -1}
177  ,
178  {"PM_MRK_ST_MISS_L1", -1}
179  ,
180  {"PM_PMC8_OVERFLOW", -1}
181  ,
182  {"PM_RUN_CYC", -1}
183  ,
184  {"PM_SNOOP_TLBIE", -1}
185  ,
186  {"PM_STCX_FAIL", -1}
187  ,
188  {"PM_STCX_PASS", -1}
189  ,
190  {"PM_ST_MISS_L1", -1}
191  ,
192  {"PM_SUSPENDED", -1}
193  ,
194  {"PM_XER_MAP_FULL_CYC", -1}
195  ,
196  {"PM_FPU_FMA", -1}
197  ,
198  {"PM_FPU_STALL3", -1}
199  ,
200  {"PM_GCT_EMPTY_SRQ_FULL", -1}
201  ,
202  {"PM_GRP_DISP", -1}
203  ,
204  {"PM_INST_FROM_MEM", -1}
205  ,
206  {"PM_LSU_FLUSH_UST", -1}
207  ,
208  {"PM_LSU_LMQ_SRQ_EMPTY_CYC", -1}
209  ,
210  {"PM_LSU_REJECT_LMQ_FULL", -1}
211  ,
212  {"PM_MRK_BRU_FIN", -1}
213  ,
214  {"PM_PMC1_OVERFLOW", -1}
215  ,
216  {"PM_THRESH_TIMEO", -1}
217  ,
218  {"PM_WORK_HELD", -1}
219  ,
220  {"PM_BR_ISSUED", -1}
221  ,
222  {"PM_BR_MPRED_CR", -1}
223  ,
224  {"PM_BR_MPRED_TA", -1}
225  ,
226  {"PM_CRQ_FULL_CYC", -1}
227  ,
228  {"PM_DATA_FROM_MEM", -1}
229  ,
230  {"PM_DC_INV_L2", -1}
231  ,
232  {"PM_DC_PREF_OUT_OF_STREAMS", -1}
233  ,
234  {"PM_DC_PREF_STREAM_ALLOC", -1}
235  ,
236  {"PM_EE_OFF", -1}
237  ,
238  {"PM_EE_OFF_EXT_INT", -1}
239  ,
240  {"PM_FLUSH_BR_MPRED", -1}
241  ,
242  {"PM_FLUSH_LSU_BR_MPRED", -1}
243  ,
244  {"PM_FPU0_FEST", -1}
245  ,
246  {"PM_FPU0_FIN", -1}
247  ,
248  {"PM_FPU0_FMOV_FEST", -1}
249  ,
250  {"PM_FPU0_FPSCR", -1}
251  ,
252  {"PM_FPU0_FRSP_FCONV", -1}
253  ,
254  {"PM_FPU1_FEST", -1}
255  ,
256  {"PM_FPU1_FIN", -1}
257  ,
258  {"PM_FPU1_FMOV_FEST", -1}
259  ,
260  {"PM_FPU1_FRSP_FCONV", -1}
261  ,
262  {"PM_FPU_FEST", -1}
263  ,
264  {"PM_FXLS0_FULL_CYC", -1}
265  ,
266  {"PM_FXLS1_FULL_CYC", -1}
267  ,
268  {"PM_FXU0_FIN", -1}
269  ,
270  {"PM_FXU1_FIN", -1}
271  ,
272  {"PM_FXU_FIN", -1}
273  ,
274  {"PM_GPR_MAP_FULL_CYC", -1}
275  ,
276  {"PM_GRP_DISP_BLK_SB_CYC", -1}
277  ,
278  {"PM_HV_CYC", -1}
279  ,
280  {"PM_INST_FROM_PREF", -1}
281  ,
282  {"PM_L1_DCACHE_RELOAD_VALID", -1}
283  ,
284  {"PM_L1_PREF", -1}
285  ,
286  {"PM_L1_WRITE_CYC", -1}
287  ,
288  {"PM_L2_PREF", -1}
289  ,
290  {"PM_LD_MISS_L1", -1}
291  ,
292  {"PM_LD_MISS_L1_LSU0", -1}
293  ,
294  {"PM_LD_MISS_L1_LSU1", -1}
295  ,
296  {"PM_LD_REF_L1_LSU0", -1}
297  ,
298  {"PM_LD_REF_L1_LSU1", -1}
299  ,
300  {"PM_LSU0_LDF", -1}
301  ,
302  {"PM_LSU1_LDF", -1}
303  ,
304  {"PM_LSU_FLUSH", -1}
305  ,
306  {"PM_LSU_LMQ_FULL_CYC", -1}
307  ,
308  {"PM_LSU_LMQ_LHR_MERGE", -1}
309  ,
310  {"PM_LSU_LMQ_S0_ALLOC", -1}
311  ,
312  {"PM_LSU_LMQ_S0_VALID", -1}
313  ,
314  {"PM_LSU_LRQ_FULL_CYC", -1}
315  ,
316  {"PM_LSU_SRQ_FULL_CYC", -1}
317  ,
318  {"PM_LSU_SRQ_SYNC_CYC", -1}
319  ,
320  {"PM_MRK_DATA_FROM_MEM", -1}
321  ,
322  {"PM_MRK_L1_RELOAD_VALID", -1}
323  ,
324  {"PM_MRK_LSU0_FLUSH_LRQ", -1}
325  ,
326  {"PM_MRK_LSU0_FLUSH_SRQ", -1}
327  ,
328  {"PM_MRK_LSU0_FLUSH_ULD", -1}
329  ,
330  {"PM_MRK_LSU0_FLUSH_UST", -1}
331  ,
332  {"PM_MRK_LSU1_FLUSH_LRQ", -1}
333  ,
334  {"PM_MRK_LSU1_FLUSH_SRQ", -1}
335  ,
336  {"PM_MRK_LSU1_FLUSH_ULD", -1}
337  ,
338  {"PM_MRK_LSU1_FLUSH_UST", -1}
339  ,
340  {"PM_MRK_LSU_SRQ_INST_VALID", -1}
341  ,
342  {"PM_MRK_ST_CMPL_INT", -1}
343  ,
344  {"PM_MRK_VMX_FIN", -1}
345  ,
346  {"PM_PMC2_OVERFLOW", -1}
347  ,
348  {"PM_STOP_COMPLETION", -1}
349  ,
350  {"PM_ST_REF_L1_LSU0", -1}
351  ,
352  {"PM_ST_REF_L1_LSU1", -1}
353  ,
354  {"PM_0INST_FETCH", -1}
355  ,
356  {"PM_FPU_FIN", -1}
357  ,
358  {"PM_FXU1_BUSY_FXU0_IDLE", -1}
359  ,
360  {"PM_LSU_SRQ_EMPTY_CYC", -1}
361  ,
362  {"PM_MRK_CRU_FIN", -1}
363  ,
364  {"PM_MRK_GRP_CMPL", -1}
365  ,
366  {"PM_PMC3_OVERFLOW", -1}
367  ,
368  {"PM_1PLUS_PPC_CMPL", -1}
369  ,
370  {"PM_DATA_FROM_L25_SHR", -1}
371  ,
372  {"PM_FPU_ALL", -1}
373  ,
374  {"PM_FPU_SINGLE", -1}
375  ,
376  {"PM_FXU_IDLE", -1}
377  ,
378  {"PM_GRP_DISP_SUCCESS", -1}
379  ,
380  {"PM_GRP_MRK", -1}
381  ,
382  {"PM_INST_FROM_L25_SHR", -1}
383  ,
384  {"PM_LSU_FLUSH_SRQ", -1}
385  ,
386  {"PM_LSU_REJECT_ERAT_MISS", -1}
387  ,
388  {"PM_MRK_DATA_FROM_L25_SHR", -1}
389  ,
390  {"PM_MRK_GRP_TIMEO", -1}
391  ,
392  {"PM_PMC4_OVERFLOW", -1}
393  ,
394  {"PM_DATA_FROM_L25_MOD", -1}
395  ,
396  {"PM_FPU_FSQRT", -1}
397  ,
398  {"PM_FPU_STF", -1}
399  ,
400  {"PM_FXU_BUSY", -1}
401  ,
402  {"PM_INST_FROM_L25_MOD", -1}
403  ,
404  {"PM_LSU_DERAT_MISS", -1}
405  ,
406  {"PM_LSU_FLUSH_LRQ", -1}
407  ,
408  {"PM_LSU_REJECT_RELOAD_CDF", -1}
409  ,
410  {"PM_MRK_DATA_FROM_L25_MOD", -1}
411  ,
412  {"PM_MRK_FXU_FIN", -1}
413  ,
414  {"PM_MRK_GRP_ISSUED", -1}
415  ,
416  {"PM_MRK_ST_GPS", -1}
417  ,
418  {"PM_PMC5_OVERFLOW", -1}
419  ,
420  {"PM_FPU_FRSP_FCONV", -1}
421  ,
422  {"PM_FXU0_BUSY_FXU1_IDLE", -1}
423  ,
424  {"PM_GRP_CMPL", -1}
425  ,
426  {"PM_MRK_FPU_FIN", -1}
427  ,
428  {"PM_MRK_INST_FIN", -1}
429  ,
430  {"PM_PMC6_OVERFLOW", -1}
431  ,
432  {"PM_ST_REF_L1", -1}
433  ,
434  {"PM_EXT_INT", -1}
435  ,
436  {"PM_FPU_FMOV_FEST", -1}
437  ,
438  {"PM_LD_REF_L1", -1}
439  ,
440  {"PM_LSU_LDF", -1}
441  ,
442  {"PM_MRK_LSU_FIN", -1}
443  ,
444  {"PM_PMC7_OVERFLOW", -1}
445  ,
446  {"PM_TB_BIT_TRANS", -1}
447 };
PPC64_native_map_t native_name_map[PAPI_MAX_NATIVE_EVENTS]
Definition: aix.c:46
#define MAX_NATNAME_MAP_INDEX